将SoC可测试性改进作为RTL签核的一部分

SNUG Silicon Valley 2017 2017 37 页

将SoC可测试性改进作为RTL签核的一部分

会议: SNUG Silicon Valley 2017 作者: Nathan Hsiung, Broadcom Limited 日期: 2017年3月22日页数: 37 源文件: SNUG_TPC_Spyglass_Dorso_Untitled_paper.pdf

概述

本文介绍如何在RTL签核流程中使用SpyGlass DFT ADV改善SoC的可测试性。Broadcom在数据中心、企业、汽车等领域的芯片设计中使用SpyGlass进行RTL签核，以在RTL阶段早期发现和修复DFT问题。

1. 背景

Broadcom服务于多个市场： - 服务提供商(Service Provider) - 数据中心(Data Center) - 企业与中小企业(Enterprise and SMB) - 汽车电子(Automotive)

为了满足严格的质量和上市时间要求，Broadcom采用SpyGlass进行RTL签核。

2. 动机与挑战

目标： - 实现100%扫描DRC合规性：在RTL阶段确保所有扫描设计规则检查通过 - 提高测试覆盖率：尽早识别覆盖率瓶颈 - 提高ATPG效率：减少向量数、缩短向量生成时间 - 减少综合后ECO：将DFT问题修复移至RTL阶段

3. SpyGlass使用模型

Broadcom的SpyGlass使用模型包括：

- 基于控制台(Console Based)：脚本驱动的批量运行 - 传统/自定义Lint规则库：继承的检查规则 - 自动生成约束（针对CDC/DFT）：从设计自动推导 - GuideWare 2.0 CDC规则库：标准CDC检查 - GuideWare 2.0 DFT + 自定义规则库（如BIST_01）：DFT专用检查

SpyGlass CDC自底向上抽象SoC流程

流程步骤： 1. 模块级验证：RTL + Lib + SDC → Block level verification 2. 抽象模型生成：从验证后的模块创建抽象模型 3. 顶层验证：使用抽象模型 + TOP RTL + 约束进行SoC级CDC验证

current_design top
sgdc -import $block1 $Abstract_model1
sgdc -import $block2 $Abstract_model2
sgdc -import $block3 $Abstract_model3

SpyGlass RTL签核仪表板

SpyGlass提供统一的签核仪表板，显示所有检查的状态、违规数量和趋势。

4. 面向RTL设计人员的DFT分析

案例研究：SoC子模块

- 已知可测试性问题导致了设计流片的进度延迟 - ATPG效率低（向量数高） - 模块约500万平面实例 - SpyGlass DFT ADV运行时间少于20分钟

关键DFT分析功能：

1. 扫描DRC合规性检查 - 不可控时钟 - 异步复位/置位违规 - 锁存器检测 - 三态总线竞争

2. 测试覆盖率估计 - 在RTL阶段估计最终测试覆盖率 - 识别覆盖率瓶颈 - 指导测试点插入

3. ATPG效率分析 - 预测向量数 - 识别导致高向量数的逻辑结构 - 指导RTL优化以减少向量数

4. DFT违规自动修复建议 - 对常见违规提供修复指南 - 降低对DFT专业知识的需求

对RTL设计人员的价值：

- 在RTL编码阶段就编写可测试的代码 - 不需要成为DFT专家即可满足测试要求 - 快速反馈循环（<20分钟运行时间） - 减少后端DFT团队的迭代

5. 总结

1. SpyGlass DFT ADV在RTL签核流程中提供关键的DFT分析 2. 早期（RTL阶段）DFT分析消除了大量综合后ECO 3. 实现了100%扫描DRC合规性 4. 提高了测试覆盖率和ATPG效率 5. 将DFT专业知识"左移"到RTL设计阶段 6. 在Broadcom项目中验证了显著的进度改进

图片索引

本文共179张图片（PPT演示文稿），存放于 SNUG_TPC_Spyglass_Dorso_Untitled_paper_images/ 目录。

第1页: 标题页 第2页: 议程 第3页: 背景：Broadcom市场 第4页: 动机与挑战 第5页: SpyGlass使用模型 第6页: SpyGlass CDC自底向上抽象SoC流程 第7页: SpyGlass RTL签核仪表板 第8-34页: DFT分析详情（案例研究、违规示例、覆盖率数据） 第35-36页: 总结 第37页: Q&A